技术QA | ADC/DAC芯片测试研讨会笔记请查收！

6月19日，《ADC/DAC芯片测试前沿：德思特ATX系统高效方案与实战攻略》线上研讨会圆满结束。感谢大家的观看与支持！

在直播间收到一些观众的技术问题，我们汇总了热点问题并请讲师详细解答，在此整理分享给大家，请查收！

基本知识储备：ADC/DAC芯片测什么？

Q：你们可以做哪些类型的ADC芯片测试？你们可以测的ADC分辨率位数多高？

主要支持三类主流ADC芯片：Pipeline型、逐次逼近型（SAR型）和Sigma-Delta型。测试覆盖范围以8-18位分辨率的芯片为主，对22位左右的芯片也能进行静态和动态参数测试。24位芯片需满足AWG信号源性能限制（如信号精度、噪声水平等），但实际测试仍以8-18位芯片为主流。

Q：可以测多高速率的ADC？

测试速率取决于数字I/O模块（DIO）的工作模式。DIO支持高速模式和低速模式，其中高速模式下可测试更新速率达200MHz的芯片。

德思特方案解读：all in one的ATX测试系统如何提高测试效率？

Q：是否支持测试多量程段可选的ADC？

支持。量程切换需通过DIO模块控制芯片的特定引脚发送指令（如SPI命令）。若不同量程需改变硬件连接（如输入路径），测试板需设计继电器电路，由DIO模块控制继电器完成量程切换。

Q：针对ADC的测试速度大概是每颗多久?

完整测试流程约10-15秒（不含芯片安装和连接时间）。具体时间取决于测试循环次数和采样点数，例如高精度测试需多次采样平均结果。

Q：建议多久执行一次校正？

自校准：通过软件（ATView 7006）执行，推荐每3个月或环境温湿度剧变时进行，操作前需预热设备1小时以上。

返厂校准：需联系厂商，每年1次以保证测量精度。若自校准结果异常或测试数据明显偏移，也建议返厂校准。

Q：是否可以将各模块定制为PXI平台版本？

不可行。原因有二：（1）PXI标准电源的纹波及干扰可能降低模块精度（本系统背板为低噪声定制设计）；（2）模块间高速触发依赖专用背板的点对点互联，PXI总线无法满足实时性需求。

Q：DIO模块中的FPGA有何作用？是否参与数据采集？

FPGA核心功能是生成时序和时钟信号，不参与实际数据采集。例如低速FPGA（如Xilinx Artix-7）用于存储时序，高速FPGA（如Kintex-7）用于时钟管理；数据采集由DIO模块的专用电路（如比较器、缓存）完成。

德思特ATX测试系统实操演示

Q：测试系统与测试板之间的连接线缆，是采用哪种形式 / 哪种标准 / 哪种接口？

（1）数字I/O连接：采用68针卡扣式D型线缆（可靠防脱落）；

（2）时钟/触发信号：使用SMB接口（标准同轴连接器）；

（3）电源/参考电压/AWG输出：采用4PIN LEMO接口（支持0B/1B系列线缆，可选直角或弯角）；

（4）高速差分信号（如AWG 2180）：每个通道独立使用SMA接口。

Q：1/2LSB correction选项有什么用

该功能用于适配不同理论转换曲线的ADC芯片：

启用条件：若ADC的零点偏移（Offset）位于转换阶梯中点（非理想居中位置），需勾选以校正Offset误差；

禁用条件：若零点偏移恰好在Code范围正中央（理想状态），则无需启用。

Q：ATView 软件是否支持二次开发？

支持通过脚本实现自动化控制。软件虽未内置远程控制接口，但所有操作（如参数配置、测试执行）均可通过脚本编程调用，满足定制化测试流程需求。

Q：由AWG22转为AWG20观察测试结果是否有差异,怎样的差异

AWG22在动态参数（如THD、SFDR）上性能优于AWG20约3-5dB，因其信号纯度更高，更适合高精度动态测试。